# OpenAI 用自家大模型辅助设计了一款叫 Jalapeño 的 AI 加速芯片

> 原标题：How OpenAI Used Its Own LLMs to Design Its Jalapeño Chip

- 来源：Hacker News 首页
- 发布时间：2026-09-18T23:04:17.000Z
- AX AI 日报：https://ai-daily.ax0x.ai/items/57419
- 原文：https://spectrum.ieee.org/llms-for-chip-design

## 摘要

OpenAI 在 ISSCC 2026 上展示了 Jalapeño 芯片，一个 4×4 的 AI 加速器阵列。工程师用自家的大模型来写 Verilog 代码、修时序、查错，芯片最终成功流片。文章没给具体性能跑分，但提到设计效率有提升——有些模块的开发周期从几周缩短到了几天。我会先打个折：这更像是一次内部工具链的演示，离“AI 自动设计芯片”还差得远。

## 推荐理由

OpenAI 在 ISSCC 2026 上展示了 Jalapeño 芯片，一个 4×4 的 AI 加速器阵列。工程师让自家大模型参与写 Verilog 代码、修时序、查错，芯片最终流片成功。文章没给具体性能跑分，但提到设计效率有提升——有些模块的开发周期从几周缩短到了几天。我会先打个折：这更像是一次内部工具链的演示，离“AI 自动设计芯片”还差得远。

## 锐评

OpenAI 在 ISSCC 2026 上展示了 Jalapeño 芯片，一个 4×4 的 AI 加速器阵列。工程师用自家大模型来写 Verilog 代码、修时序、查错，芯片最终成功流片。文章提到有些模块的开发周期从几周缩短到了几天，但没给出具体的性能跑分或功耗数据，所以效率提升到底有多大、芯片本身好不好用，都还说不准。

我会先打个折：这更像是一次内部工具链的演示，而不是“AI 自动设计芯片”的里程碑。大模型在这里扮演的是辅助角色，帮工程师省掉一些重复劳动，但关键的架构决策、验证流程和最终签核，正文没披露是否也由模型主导。另外，文章也没提模型在写 RTL 代码时的出错率、需要人工修改的比例，以及这种辅助方式对芯片最终 PPA（性能、功耗、面积）的影响。

对从业者来说，这条新闻的价值在于提供了一个大模型落地芯片设计流程的真实案例，但缺少可复现的细节和量化结果。如果后续能公开更多设计数据和对比基准，才能判断这套方法是不是真的省钱省时间。